官方网站-首页

采样保持与信号完整性的博弈

很多人以为ADC采样电路的设计只需关注采样频率与分辨率的匹配，其实不然。在高速信号链中，采样保持电路的孔径抖动（Aperture Jitter）会直接限制系统的有效位数（ENOB）。以TI的ADS54J60为例，其标称16位分辨率在125MSPS采样率下，实际有效位数仅14.2位，底层逻辑是采样时钟的相位噪声与保持电容的充放电特性共同作用的结果。

抗混叠滤波的工程妥协

听起来可能反直觉，但在实际工程中，抗混叠滤波器的截止频率并非严格设置在奈奎斯特频率（fs/2）处。以某航天电子系统为例，其采用ADI的AD9680（1GSPS, 14位），设计团队将滤波器截止频率设定在0.42fs处。这种选择源于对群延迟失真（Group Delay Distortion）的权衡——更陡峭的滚降会引入显著的相位非线性，导致数字信号处理（DSP）环节的补偿复杂度呈指数级上升。

案例：青藏高原雷达系统的采样电路设计

2018年某型高原部署的相控阵雷达项目中，设计团队面临特殊挑战：海拔4500米的环境导致空气介电常数变化，使传输线特性阻抗偏离标称值50Ω。采样电路采用Xilinx的RFSoC方案（集成AD9208 ADC），通过以下措施解决：

• 阻抗匹配网络：在ADC输入端增加π型匹配网络，补偿空气介电常数变化带来的阻抗偏移
• 动态时钟校准：利用FPGA的DCM模块实时调整采样时钟相位，补偿温度变化引起的孔径抖动
• 电源完整性优化：采用0.1μF/10μF/100μF三级去耦网络，将电源噪声抑制在-80dBc以下

该系统在-40℃~+55℃温度范围内实现12位有效分辨率，底层逻辑是对环境参数与电路参数的联合建模——通过蒙特卡洛分析确定关键元件的容差范围，最终将采样误差控制在0.3LSB以内。

电源抑制比的现实约束

很多人认为提高ADC的电源抑制比（PSRR）只需增加LDO的滤波电容，其实不然。以ADI的AD9625为例，其PSRR在100kHz时为-72dB，但当输入信号频率超过200MHz时，PSRR会恶化至-55dB。工程实践表明，此时需要在电源路径上增加铁氧体磁珠与陶瓷电容的组合滤波，且磁珠的阻抗特性需与信号频率匹配——这种设计在5G基站等高频应用中尤为关键。