官方网站-首页

人民财讯8月3日电，企查查APP显示，近日，北京恒渡科技有限公司成立，法定代表人为张立新，经营范围包含：集成电路设计；集成电路芯片及产品销售；集成电路销售；电子元器件批发；电子元器件零售等。企查查股权穿透显示，该公司由万通发展旗下北京数渡信息科技有限公司全资持股。

8月3日，杰理科技(920138.BJ)开启申购，发行价格为18.86元/股，申购上限为148.5万股，属于北交所，国泰海通证券为其保荐机构。招股书显示，杰理科技是一家专注于系统级芯片(SoC)的集成电路设计企业，主要面向蓝牙音视频、智能穿戴、智能物联终端等领域，为全球市场提供高规格、高灵活性与高集成度的芯片产品。公司从设计仅包含单一音频模块的主控芯片，逐步引入射频、视频、信息采集及处理等技术模块

2026年8月6日，科翔股份（sz300903）触及涨停，涨停价64.32元，涨幅20%，总市值280.04亿元，流通市值226.01亿元，截止发稿，总成交额21.11亿元。根据喜娜AI异动分析，科翔股份涨停原因可能如下，集成电路设计+PCB业务+融资授权：1、公司完成工商变更，新增集成电路设计等经营范围，为业务拓展预留空间，符合电子行业发展方向。公司专注于高密度印制电路板（PCB）的研发、生产和

瑞财经 吴文婷 8月6日，据星辰基石披露，宇航芯片供应商——杭州星辰基石半导体有限公司连续完成天使轮和天使+轮亿元级融资，天使轮由银杏谷资本独家投资，天使+轮由浙大友创、电科基金、上海天使会联合投资。本轮融资将主要用于SDPC系列芯片的量产爬坡、下一代产品研发以及航天头部客户的供应链交付保障。公开资料显示，星辰基石成立于2025年9月，由浙江大学航天领域专家与集成电路设计专家联合创办，核心目标是为

复位电路的隐性门槛：从时序容差到电源完整性很多人以为MSP430的复位电路只需满足上电复位（POR）和手动复位（RST）功能即可，其实不然。在工业级应用中，复位信号的时序容差、电源轨的瞬态响应以及噪声抑制能力，才是决定系统可靠性的关键因素。根据TI官方文档，MSP430的POR阈值典型值为1.8V（VCC=1.8-3.6V），但实际工程中需考虑电源启动斜率（dV/dt）对复位延迟的影响——若电源上

电路设计符合要求的底层逻辑：从规范到实践的深度解析很多人以为，电路设计只要满足功能需求即可，其实不然。真正的电路设计，必须同时满足电气性能、可靠性、可制造性及成本控制的四重约束。这种多维度平衡的底层逻辑，在高速数字电路设计中尤为明显——例如，某国际通信设备厂商在开发5G基站时，曾因未充分考虑信号完整性（SI）与电源完整性（PI）的协同优化，导致首批样机在-40℃至+85℃的极端温度测试中，DDR4

阳台电路设计：从原理图到实际落地的底层逻辑很多人以为阳台电路设计只是简单拉几条线、装几个插座，其实不然。阳台作为家庭与外界环境的过渡区域，其电路设计需同时满足功能性、安全性和环境适应性三重需求。从原理图层面看，阳台电路的拓扑结构需遵循「分区供电+冗余保护」的底层逻辑——照明回路独立于插座回路，且所有回路均需配置漏电保护装置（RCD），这是应对潮湿环境的关键设计准则。案例：上海某高端住宅项目的阳台电

电池供电电路设计图：从原理到实践的深度解析在电子设备设计领域，电池供电电路设计图是连接电源与负载的核心纽带。很多人以为，电池供电电路设计仅需简单串联电池与负载即可，其实不然。这种认知忽略了电路中能量转换、效率优化及安全防护等关键环节。底层逻辑是，电池供电电路需综合考虑电池特性、负载需求及环境因素，以实现高效、稳定、安全的能量传输。电池特性与电路设计的匹配以锂离子电池为例，其充放电特性直接影响电路设

十进制转BCD码的底层逻辑与工程实现很多人以为十进制转BCD码（Binary-Coded Decimal）仅是简单的数值映射，其实不然。这一过程涉及二进制与十进制编码的底层逻辑转换，需精确处理每一位的权值分配与进位传递。在数字电路设计中，BCD码因其与十进制显示的直接兼容性，被广泛应用于计量仪表、金融终端等对数值精度要求严苛的场景。逻辑推导：从数学原理到电路实现十进制转BCD码的底层逻辑基于“加3

控制电机电路设计图：从理论到实践的深度剖析很多人以为，控制电机的电路设计图不过是简单的线路连接与元件堆砌，其实不然。其底层逻辑是功率电子学、控制理论及电磁兼容性的高度融合，任何细微的参数偏差都可能导致系统失稳或效率骤降。以工业伺服驱动器为例，其三相逆变桥的死区时间补偿算法需精确至纳秒级，否则会在高速换相时引发电流畸变，直接导致电机振动加剧甚至轴系损坏。案例：慕尼黑工业机器人大赛的驱动系统优化202

转自：新华财经8月20日至21日，第六届集成电路设计创新会议暨应用展（ICDIA 2026）将在南京江北新区举行。本届大会以“AI赋能・智创芯未来”为主题，计划围绕AI创芯下的前沿技术，包括AI芯片架构、智能EDA、3D芯片与先进封装、存算一体等，邀请行业专家、企业领袖、科研机构，共同探讨后摩尔时代创芯路径与国产化应用，以及AI赋能下的集成电路创新机遇与挑战。据了解，该会议自2021年在科技部重大

晶体电路设计的底层逻辑与常见误区在高频数字电路与射频电路中，晶体振荡器（Crystal Oscillator）的布局设计直接决定系统时钟的稳定性与相位噪声性能。很多人以为晶体电路仅需简单连接至MCU的XTAL引脚即可，其实不然——其布局需遵循严格的电磁兼容性（EMC）规则，否则会导致时钟抖动（Jitter）超标，甚至引发系统随机复位。寄生参数的隐性影响晶体电路的等效模型包含动态电容（C1）、静态电